

INTERNATIONAL STANDARD

NORME INTERNATIONALE



EMC IC modelling –

Part 2: Models of integrated circuits for EMI behavioural simulation – Conducted emissions modelling (ICEM-CE)

Modèles de circuits intégrés pour la CEM –

Partie 2: Modèles de circuits intégrés pour la simulation du comportement lors de perturbations électromagnétiques – Modélisation des émissions conduites (ICEM-CE)

INTERNATIONAL
ELECTROTECHNICAL
COMMISSION

COMMISSION
ELECTROTECHNIQUE
INTERNATIONALE

31.200; 33.100.10

ISBN 978-2-8322-3876-9

Warning! Make sure that you obtained this publication from an authorized distributor.

Attention! Veuillez vous assurer que vous avez obtenu cette publication via un distributeur agréé.

CONTENTS

FOREWORD.....	7
1 Scope.....	9
2 Normative references	9
3 Terms, definitions, abbreviations and conventions	9
3.1 Terms and definitions.....	9
3.2 Abbreviations.....	11
3.3 Conventions.....	11
4 Philosophy.....	11
4.1 General.....	11
4.2 Conducted emission from core activity (digital culprit).....	12
4.3 Conducted emission from I/O activity	12
4.4 Data exchange format.....	12
5 ICEM-CE basic components	13
5.1 General.....	13
5.2 Internal Activity (IA)	13
5.2.1 General	13
5.2.2 Examples of IA	14
5.3 Passive Distribution Network (PDN).....	14
5.3.1 General	14
5.3.2 Examples of PDN	15
6 IC macro-models	16
6.1 Types of IC macro-models	16
6.2 General IC macro-model	16
6.3 Block-based IC macro-model	17
6.3.1 Block component	17
6.3.2 Inter-Block Coupling component (IBC)	18
6.3.3 Block-based IC macro-model structure	19
6.4 Sub-model-based IC macro-model	21
6.4.1 Sub-model component.....	21
6.4.2 Sub-model-based IC macro-model structure	22
7 CEML format	23
7.1 General.....	23
7.2 CEML structure	24
7.3 Global keywords	24
7.4 Header section.....	24
7.5 Lead definitions	25
7.6 SPICE macro-models.....	26
7.7 Validity section	28
7.7.1 General	28
7.7.2 Attribute definitions.....	29
7.8 PDN.....	31
7.8.1 General	31
7.8.2 Attribute definitions.....	32
7.8.3 Description	36
7.9 IBC	40
7.9.1 General	40

7.9.2	Attribute definitions	40
7.10	IA	42
7.10.1	General	42
7.10.2	Attribute definitions	42
7.10.3	Description	46
8	Requirements for parameter extraction	47
8.1	General	47
8.2	Environmental extraction constraints	47
8.3	IA parameter extraction	47
8.4	PDN parameter extraction	47
8.5	IBC parameter extraction	48
Annex A	(normative) Preliminary definitions for XML representation	49
A.1	XML basics	49
A.1.1	XML declaration	49
A.1.2	Basic elements	49
A.1.3	Root element	49
A.1.4	Comments	50
A.1.5	Line terminations	50
A.1.6	Element hierarchy	50
A.1.7	Element attributes	50
A.2	Keyword requirements	50
A.2.1	General	50
A.2.2	Keyword characters	51
A.2.3	Keyword syntax	51
A.2.4	File structure	51
A.2.5	Values	53
Annex B	(normative) CEML valid keywords and usage	56
B.1	Root element keywords	56
B.2	File header keywords	57
B.3	Validity section keywords	58
B.4	Global keywords	59
B.5	Lead Keyword	59
B.6	Lead_definitions section attributes	60
B.7	Macromodels section attributes	60
B.8	Pdn section keywords	61
B.8.1	Lead element keywords	61
B.8.2	Netlist section keywords	63
B.9	Ibc section keywords	63
B.9.1	Lead element keywords	63
B.9.2	Netlist section keywords	65
B.10	Ia section keywords	65
B.10.1	Lead element keywords	65
B.10.2	Voltage section keywords	66
B.10.3	Current section keywords	68
Annex C	(informative) Example of ICEM-CE macro-model in CEML format	70
C.1	General	70
C.2	PDN and IBC sub-model	70
C.3	IA sub-model	71

C.4	Frequency domain ICEM-CE in CEML.....	73
C.5	Time domain ICEM-CE in CEML	75
Annex D	(informative) Conversions between parameter types	77
D.1	General.....	77
D.2	Conversion for one-port PDN	77
D.3	Conversion for two-port PDN	77
Annex E	(informative) Model parameter generation.....	79
E.1	General.....	79
E.2	Default structure and values	79
E.2.1	General	79
E.2.2	IA parameters.....	79
E.2.3	PDN parameters	80
E.3	Model parameter generation from design information	81
E.3.1	General	81
E.3.2	IA parameters.....	81
E.3.3	PDN parameters	85
E.4	Model parameter generation from measurements.....	87
E.4.1	IA parameters.....	87
E.4.2	PDN parameters	90
Annex F	(informative) Decoupling capacitors optimization.....	100
Annex G	(informative) Conducted emission prediction	102
Annex H	(informative) Conducted emission prediction at PCB level	103
Bibliography		105
Figure 1	– Decomposition example of a digital IC for conducted emissions analysis	12
Figure 2	– IA component in the case of a current source.....	13
Figure 3	– Example of IA characteristics in the time domain.....	14
Figure 4	– Example of IA characteristics in the frequency domain	14
Figure 5	– Example of a four-terminal PDN using lumped elements	15
Figure 6	– Example of a seven-terminal PDN using distributed elements	16
Figure 7	– Example of a twelve-terminal PDN using matrix representation	16
Figure 8	– General IC macro-model	17
Figure 9	– Example of block component with a single IA	18
Figure 10	– Example of block components for I/Os	18
Figure 11	– Example of IBC with four internal terminals	19
Figure 12	– Relationship between blocks and IBC.....	19
Figure 13	– Block-based IC macro-model.....	20
Figure 14	– Example of block-based IC macro-model.....	21
Figure 15	– Example of simple sub-model.....	21
Figure 16	– Sub-model-based IC macro-model	22
Figure 17	– CEML inheritance hierarchy	23
Figure 18	– Example of a netlist file defining a sub-circuit.....	28
Figure 19	– PDN represented as S -parameters in Touchstone format.....	38
Figure 20	– Simulated IA waveform with corresponding parameters	45
Figure A.1	– Multiple XML (CEML) files.....	52

Figure A.2 – XML files with data files (*.dat)	52
Figure A.3 – XML files with additional files	53
Figure C.1 – Example pin-out of a microcontroller and the modelled pins	70
Figure C.2 – PDN sub-model topology	71
Figure C.3 – IA sub-model topology	72
Figure C.4 – IA of digital block in frequency domain	72
Figure C.5 – IA of digital block in time domain	73
Figure E.1 – Typical characterization current gate schematic	82
Figure E.2 – Current peak during switching transition	82
Figure E.3 – Example of IA extraction procedure from design	83
Figure E.4 – Technology Influence	83
Figure E.5 – Final current waveform for a program period	84
Figure E.6 – Comparison between measurement and simulation	84
Figure E.7 – Example lumped element model of a package	85
Figure E.8 – Circuit structure of the netlist	87
Figure E.9 – Principle of the IA computation in the frequency domain	88
Figure E.10 – Process involved to model $i_A(t)$	89
Figure E.11 – $i_{Ext}(t)$ measured using IEC 61967-4	89
Figure E.12 – $i_A(t)$ and $i_{Ext}(t)$ profiles	90
Figure E.13 – Conventional one-port S -parameter measurement	90
Figure E.14 – Two-port method for low impedance measurement	91
Figure E.15 – Two-port method for high impedance measurement	91
Figure E.16 – Example of a hardware set-up used to extract the PDN parameters	92
Figure E.17 – Miniature 50 Ω coaxial connectors	93
Figure E.18 – Impedance probe using two miniature coaxial connectors	93
Figure E.19 – Open and short terminations	93
Figure E.20 – Measurement probe model	94
Figure E.21 – De-embedding principle	94
Figure E.22 – Example of a predefined PDN structure	95
Figure E.23 – RL configuration	96
Figure E.24 – RLC configuration	97
Figure E.25 – RLC with magnetic coupling configuration	97
Figure E.26 – Impedance seen from Vcc and Gnd	97
Figure E.27 – Complete PDN component	98
Figure E.28 – Set-up for correlation (left), measurement and prediction model (right)	99
Figure E.29 – Set-up used to measure the internal decoupling capacitor	99
Figure F.1 – Equivalent schematic of the complete electronic system	100
Figure F.2 – Impedance prediction and measurements	101
Figure G.1 – IEC 61967-4 test set-up standard	102
Figure G.2 – Comparison between prediction and measurement	102
Figure H.1 – Prediction of ETVddc noise level at PCB level	103
Figure H.2 – Good agreements on the noise envelope	104

Table 1 – Attributes of Lead keyword in the <i>Lead_definitions</i> section	25
Table 2 – Compatibility between the Mode and Type fields for correct CEML annotation.....	26
Table 3 – <i>Subckt</i> definition.....	26
Table 4 – Definition of the <i>Validity</i> section	28
Table 5 – Definition of the Lead keyword for <i>Pdn</i> section	32
Table 6 – Valid data formats and their default units in the <i>Pdn</i> section.....	35
Table 7 – Valid file extensions in the <i>Pdn</i> section	35
Table 8 – Valid fields of the Lead keyword in the <i>Pdn</i> section	36
Table 9 – <i>Netlist</i> definition	39
Table 10 – Differences between the <i>Pdn</i> and <i>Ibc</i> section fields	41
Table 11 – Valid fields of the <i>Lead</i> keyword for IBC definition	41
Table 12 – Definition of the <i>Lead</i> keyword in the <i>Ia</i> section.....	42
Table 13 – <i>Voltage</i> and <i>Current</i> definition	43
Table 14 – Valid file extensions in the <i>Ia</i> section.....	43
Table 15 – Definition of the <i>Pulse</i> keyword in the <i>Voltage</i> or <i>Current</i> section	44
Table 16 – Base units of the Pulse section's fields.....	44
Table 17 – Valid data formats and their default units for the <i>Voltage</i> and <i>Current</i> elements.....	46
Table A.1 – Valid logarithmic units	54
Table D.1 – One-port conversion	77
Table D.2 – Two-port conversion	78
Table E.1 – Typical parameters for CMOS logic technologies	80
Table E.2 – Typical number of logic gates vs. CPU technology	80
Table E.3 – R, L and C parameters for various package types	81
Table E.4 – Measurement configurations and extracted RLC parameters.....	95

INTERNATIONAL ELECTROTECHNICAL COMMISSION

EMC IC MODELLING –

Part 2: Models of integrated circuits for EMI behavioural simulation – Conducted emissions modelling (ICEM-CE)

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC itself does not provide any attestation of conformity. Independent certification bodies provide conformity assessment services and, in some areas, access to IEC marks of conformity. IEC is not responsible for any services carried out by independent certification bodies.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 62433-2 has been prepared by subcommittee 47A: Integrated Circuits, of IEC technical committee 47: Semiconductor devices.

This second edition cancels and replaces the first edition published in 2008. This edition constitutes a technical revision.

This edition includes the following significant technical changes with respect to the previous edition:

Incorporation of an XML based exchange format for model representation.

The text of this standard is based on the following documents:

FDIS	Report on voting
47A/999/FDIS	47A/1007/RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

A list of all parts in the IEC 62433 series, published under the general title *EMC IC modelling*, can be found on the IEC website.

The committee has decided that the contents of this publication will remain unchanged until the stability date indicated on the IEC website under "<http://webstore.iec.ch>" in the data related to the specific publication. At this date, the publication will be

- reconfirmed,
- withdrawn,
- replaced by a revised edition, or
- amended.

IMPORTANT – The 'colour inside' logo on the cover page of this publication indicates that it contains colours which are considered to be useful for the correct understanding of its contents. Users should therefore print this document using a colour printer.

EMC IC MODELLING –

Part 2: Models of integrated circuits for EMI behavioural simulation – Conducted emissions modelling (ICEM-CE)

1 Scope

This part of IEC 62433 specifies macro-models for an Integrated Circuit (IC) to simulate conducted electromagnetic emissions on a printed circuit board. The model is commonly called Integrated Circuit Emission Model – Conducted Emission (ICEM-CE).

The ICEM-CE macro-model can also be used for modelling an IC-die, a functional block and an Intellectual Property (IP) block.

The ICEM-CE macro-model can be used to model both digital and analogue ICs.

Basically, conducted emissions have two origins:

- conducted emissions through power supply terminals and ground reference structures;
- conducted emissions through input/output (I/O) terminals.

The ICEM-CE macro-model addresses those two types of origins in a single approach.

This standard defines structures and components of the macro-model for EMI simulation taking into account the IC's internal activities.

This part of IEC 62433 has two main parts:

- the first is the electrical description of ICEM-CE macro-model elements along with the specific requirements for information.
- the second part proposes a universal data exchange format called CEML based on XML. This format allows encoding the ICEM-CE in a more useable and generic form for simulating the conducted emissions.

2 Normative references

The following documents are referred to in the text in such a way that some or all of their content constitutes requirements of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendments) applies.

IEC TS 62433-1:2011, *EMC IC modelling – Part 1: General modelling framework*

CISPR 17, *Methods of measurement of the suppression characteristics of passive EMC filtering devices*

SOMMAIRE

AVANT-PROPOS	111
1 Domaine d'application	113
2 Références normatives	113
3 Termes, définitions, abréviations et conventions	114
3.1 Termes et définitions	114
3.2 Abréviations	115
3.3 Conventions	115
4 Philosophie	116
4.1 Généralités	116
4.2 Emissions conduites provenant de l'activité du cœur (cause numérique)	117
4.3 Emissions conduites provenant de l'activité d'E/S	117
4.4 Format d'échange de données	117
5 Composants de base du macromodèle ICEM-CE	117
5.1 Généralités	117
5.2 Activité interne (IA)	117
5.2.1 Généralités	117
5.2.2 Exemples d'IA	118
5.3 Réseau de distribution passif (PDN)	119
5.3.1 Généralités	119
5.3.2 Exemples de PDN	120
6 Macromodèles de circuits intégrés	121
6.1 Types de macromodèles de circuits intégrés	121
6.2 Macromodèle général de circuit intégré	121
6.3 Macromodèle de circuit intégré à base de blocs	122
6.3.1 Composant de bloc	122
6.3.2 Composant de couplage entre blocs (IBC)	124
6.3.3 Structure de macromodèle de circuit intégré à base de blocs	125
6.4 Macromodèle de circuit intégré à base de sous-modèles	127
6.4.1 Composant de sous-modèle	127
6.4.2 Structure de macromodèle de circuit intégré à base de sous-modèles	128
7 Format CEML	130
7.1 Généralités	130
7.2 Structure CEML	131
7.3 Mots-clés globaux	131
7.4 Section <i>Header</i> (en-tête)	131
7.5 Section <i>Lead_definitions</i> (définitions des broches)	132
7.6 Macromodèles SPICE	133
7.7 Section <i>Validity</i> (validité)	135
7.7.1 Généralités	135
7.7.2 Définitions d'attributs	136
7.8 PDN	139
7.8.1 Généralités	139
7.8.2 Définitions d'attributs	140
7.8.3 Description	143
7.9 IBC	148
7.9.1 Généralités	148

7.9.2	Définitions d'attributs	149
7.10	IA.....	150
7.10.1	Généralités	150
7.10.2	Définitions d'attributs	151
7.10.3	Description	155
8	Exigences relatives à l'extraction de paramètres	156
8.1	Généralités	156
8.2	Contraintes d'extraction liées à l'environnement.....	156
8.3	Extraction des paramètres d'IA	156
8.4	Extraction des paramètres du PDN	157
8.5	Extraction des paramètres d'IBC.....	157
Annexe A	(normative) Définitions préliminaires pour la représentation XML	158
A.1	Notions fondamentales du langage XML	158
A.1.1	Déclaration XML	158
A.1.2	Eléments de base	158
A.1.3	Elément racine	158
A.1.4	Commentaires	159
A.1.5	Terminaisons de ligne.....	159
A.1.6	Hierarchie des éléments	159
A.1.7	Attributs d'éléments	159
A.2	Exigences relatives aux mots-clés	159
A.2.1	Généralités	159
A.2.2	Caractères des mots-clés	160
A.2.3	Syntaxe des mots-clés.....	160
A.2.4	Structure d'un fichier.....	160
A.2.5	Valeurs	163
Annexe B	(normative) Mots-clés CEML valides et usage.....	165
B.1	Mots-clés de l'élément racine (Root)	165
B.2	Mots-clés d'en-tête (Header) de fichier	166
B.3	Mots-clés de la section validité (Validity).....	167
B.4	Mots-clés globaux.....	168
B.5	Mots-clés de broches (Lead).....	168
B.6	Attributs de la section définition de broche (Lead_definitions).....	169
B.7	Attribut de la section macromodèles (Macromodels)	169
B.8	Mots-clés de la section réseau de distribution passif (Pdn)	170
B.8.1	Mots-clés de l'élément broche (Lead)	170
B.8.2	Mots-clés de la section liste d'interconnexions (Netlist)	172
B.9	Mots-clés de la section couplage entre blocs (Ibc)	172
B.9.1	Mots-clés de l'élément broche (Lead)	172
B.9.2	Mots-clés de la section liste d'interconnexions (Netlist)	174
B.10	Mots-clés de la section activité interne (Ia)	174
B.10.1	Mots-clés de l'élément broche (Lead)	174
B.10.2	Mots-clés de la section tension (Voltage).....	175
B.10.3	Mots-clés de la section courant (Current)	177
Annexe C	(informative) Exemple de macromodèle ICEM-CE, au format CEML.....	179
C.1	Généralités	179
C.2	Sous-modèle de PDN et d'IBC	179
C.3	Sous-modèle d'IA.....	180

C.4	Macromodèle ICEM-CE dans le domaine fréquentiel en CEML	182
C.5	Macromodèle ICEM-CE dans le domaine temporel en CEML	184
Annexe D (informative)	Conversions entre types de paramètres	186
D.1	Généralités	186
D.2	Conversion des paramètres pour un PDN à un seul port	186
D.3	Conversion des paramètres pour un PDN à deux ports	186
Annexe E (informative)	Génération des paramètres de modèle	188
E.1	Généralités	188
E.2	Structure et valeurs par défaut	188
E.2.1	Généralités	188
E.2.2	Paramètres d'IA	188
E.2.3	Paramètres du PDN	189
E.3	Génération des paramètres de modèle à partir des informations de conception	190
E.3.1	Généralités	190
E.3.2	Paramètres d'IA	190
E.3.3	Paramètres du PDN	194
E.4	Génération des paramètres de modèle à partir des mesures	197
E.4.1	Paramètres d'IA	197
E.4.2	Paramètres du PDN	200
Annexe F (informative)	Optimisation des condensateurs de découplage	211
Annexe G (informative)	Prédiction des émissions conduites	213
Annexe H (informative)	Prédiction des émissions conduites au niveau du circuit imprimé	215
Bibliographie		217
Figure 1	Exemple de décomposition d'un circuit intégré numérique pour l'analyse des émissions conduites	116
Figure 2	Composant d'IA dans le cas d'une source de courant	118
Figure 3	Exemple de caractéristiques d'IA dans le domaine temporel	119
Figure 4	Exemple de caractéristiques d'IA dans le domaine fréquentiel	119
Figure 5	Exemple de PDN à quatre bornes utilisant des éléments à constantes localisées	120
Figure 6	Exemple de PDN à sept bornes utilisant des éléments à constantes réparties	120
Figure 7	Exemple de PDN à douze bornes utilisant une représentation matricielle	121
Figure 8	Macromodèle général de circuit intégré	122
Figure 9	Exemple de composant de bloc avec une seule IA	123
Figure 10	Exemple de composants de bloc pour E/S	124
Figure 11	Exemple d'IBC avec quatre bornes internes	125
Figure 12	Relation entre blocs et IBC	125
Figure 13	Macromodèle de circuit intégré à base de blocs	126
Figure 14	Exemple de macromodèle de circuit intégré à base de blocs	127
Figure 15	Exemple de sous-modèle simple	128
Figure 16	Macromodèle de circuit intégré à base de sous-modèles	129
Figure 17	Hierarchie des éléments du modèle CEML	130

Figure 18 – Exemple de fichier de liste d'interconnexions définissant un circuit secondaire	135
Figure 19 – PDN représenté par des paramètres S au format Touchstone	146
Figure 20 – Forme d'onde d'IA simulée avec les paramètres correspondants	154
Figure A.1 – Fichiers XML (CEML) multiples	161
Figure A.2 – Fichiers XML avec des fichiers de données (*.dat)	162
Figure A.3 – Fichiers XML avec des fichiers supplémentaires	162
Figure C.1 – Exemple de brochage d'un microcontrôleur et broches modélisées	179
Figure C.2 – Topologie du sous-modèle de PDN	180
Figure C.3 – Topologie du sous-modèle d'IA	181
Figure C.4 – IA du bloc numérique dans le domaine fréquentiel	181
Figure C.5 – IA du bloc numérique dans le domaine temporel	182
Figure E.1 – Schéma typique de caractérisation de porte de courant	191
Figure E.2 – Courant de crête pendant une transition de commutation	191
Figure E.3 – Exemple de procédure d'extraction d'IA à partir de la conception	192
Figure E.4 – Influence de la technologie	193
Figure E.5 – Forme d'onde de courant finale pour une période de programme	193
Figure E.6 – Comparaison entre la mesure et la simulation	194
Figure E.7 – Exemple de modèle d'élément à constantes localisées d'un boîtier	195
Figure E.8 – Structure des circuits de la liste d'interconnexions	197
Figure E.9 – Principe du calcul d'IA dans le domaine fréquentiel	198
Figure E.10 – Processus impliqué pour modéliser $i_A(t)$	199
Figure E.11 – $i_{Ext}(t)$ mesuré en utilisant l'IEC 61967-4	199
Figure E.12 – Profils de $i_A(t)$ et $i_{Ext}(t)$	200
Figure E.13 – Mesure conventionnelle du paramètre S à un seul port	200
Figure E.14 – Méthode à deux ports pour les mesures basse impédance	201
Figure E.15 – Méthode à deux ports pour les mesures haute impédance	202
Figure E.16 – Exemple de montage matériel utilisé pour extraire les paramètres du PDN	203
Figure E.17 – Connecteurs coaxiaux miniatures 50 Ω	203
Figure E.18 – Sonde d'impédance utilisant deux connecteurs coaxiaux miniatures	204
Figure E.19 – Terminaisons en circuit ouvert et en court-circuit	204
Figure E.20 – Modèle de sonde de mesure	204
Figure E.21 – Principe d'extraction	205
Figure E.22 – Exemple de structure de PDN prédéfinie	206
Figure E.23 – Configuration RL	207
Figure E.24 – Configuration RLC	208
Figure E.25 – Configuration RLC avec couplage magnétique	208
Figure E.26 – Impédance vue de Vcc et Gnd	208
Figure E.27 – Composant de PDN complet	209
Figure E.28 – Montage pour la mesure de la corrélation (gauche) et modèle de prédiction (droite)	210
Figure E.29 – Montage utilisé pour mesurer le condensateur de découplage interne	210
Figure F.1 – Schéma équivalent du système électronique complet	211

Figure F.2 – Prédiction et mesures d'impédance	212
Figure G.1 – Montage d'essai normalisé conforme à l'IEC 61967-4	213
Figure G.2 – Comparaison entre la prédiction et la mesure	214
Figure H.1 – Prédiction du niveau de bruit de ETVddc au niveau du circuit imprimé	215
Figure H.2 – Bonnes correspondances sur l'enveloppe du bruit	216
Tableau 1 – Attributs du mot-clé <i>Lead</i> dans la section <i>Lead_definitions</i>	132
Tableau 2 – Compatibilité entre les champs <i>Mode</i> et <i>Type</i> pour une annotation CEML correcte	133
Tableau 3 – Définition de <i>Subckt</i>	133
Tableau 4 – Définition de la section <i>Validity</i>	135
Tableau 5 – Définition du mot-clé <i>Lead</i> pour la section <i>Pdn</i>	139
Tableau 6 – Formats de données valides et unités par défaut dans la section <i>Pdn</i>	142
Tableau 7 – Extensions de fichiers valides dans la section <i>Pdn</i>	143
Tableau 8 – Champs valides du mot-clé <i>Lead</i> dans la section <i>Pdn</i>	144
Tableau 9 – Définition de <i>Netlist</i>	147
Tableau 10 – Différences entre les champs des sections <i>Pdn</i> et <i>Ibc</i>	149
Tableau 11 – Champs valides du mot-clé <i>Lead</i> pour la définition d'un IBC	149
Tableau 12 – Définition du mot-clé <i>Lead</i> pour la section <i>Ia</i>	150
Tableau 13 – Définition de <i>Voltage</i> et <i>Current</i>	152
Tableau 14 – Extensions de fichiers valides dans la section <i>Ia</i>	152
Tableau 15 – Définition du mot-clé <i>Pulse</i> dans la section <i>Voltage</i> ou <i>Current</i>	153
Tableau 16 – Unités de base des champs de la section <i>Pulse</i>	153
Tableau 17 – Formats de données valides et unités par défaut pour les éléments <i>Voltage</i> et <i>Current</i>	155
Tableau A.1 – Unités logarithmiques valides	164
Tableau D.1 – Conversion des paramètres pour un PDN à un seul port	186
Tableau D.2 – Conversion de paramètres pour un PDN à un deux ports	187
Tableau E.1 – Paramètres typiques pour les technologies en logique CMOS	189
Tableau E.2 – Nombre typique de portes logiques en fonction de la technologie du CPU	189
Tableau E.3 – Paramètres de R, L et C pour divers types de boîtiers	190
Tableau E.4 – Configurations de mesure et paramètres RLC extraits	206

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

MODÈLES DE CIRCUITS INTÉGRÉS POUR LA CEM –

Partie 2: Modèles de circuits intégrés pour la simulation du comportement lors de perturbations électromagnétiques – Modélisation des émissions conduites (ICEM-CE)

AVANT-PROPOS

- 1) La Commission Electrotechnique Internationale (IEC) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de l'IEC). L'IEC a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, l'IEC – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de l'IEC"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec l'IEC, participent également aux travaux. L'IEC collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de l'IEC concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de l'IEC intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de l'IEC se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de l'IEC. Tous les efforts raisonnables sont entrepris afin que l'IEC s'assure de l'exactitude du contenu technique de ses publications; l'IEC ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de l'IEC s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de l'IEC dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de l'IEC et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) L'IEC elle-même ne fournit aucune attestation de conformité. Des organismes de certification indépendants fournissent des services d'évaluation de conformité et, dans certains secteurs, accèdent aux marques de conformité de l'IEC. L'IEC n'est responsable d'aucun des services effectués par les organismes de certification indépendants.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à l'IEC, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de l'IEC, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de l'IEC ou de toute autre Publication de l'IEC, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de l'IEC peuvent faire l'objet de droits de brevet. L'IEC ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de brevets et de ne pas avoir signalé leur existence.

La Norme internationale IEC 62433-2 a été établie par le sous-comité 47A: Circuits intégrés, du Comité d'étude 47 de l'IEC: Dispositifs à semiconducteurs.

Cette deuxième édition annule et remplace la première édition parue en 2008 dont elle constitue une révision technique.

Cette édition inclut les modifications techniques majeures suivantes par rapport à l'édition précédente:

Intégration d'un format d'échange basé sur le langage XML pour la représentation des modèles.

Le texte de cette norme est issu des documents suivants:

FDIS	Rapport de vote
47A/999/FDIS	47A/1007/RVD

Le rapport de vote indiqué dans le tableau ci-dessus donne toute information sur le vote ayant abouti à l'approbation de cette norme.

Cette publication a été rédigée selon les Directives ISO/IEC, Partie 2.

Une liste de toutes les parties de la série IEC 62433, publiées sous le titre général *Modèles de circuits intégrés pour la CEM*, peut être consultée sur le site web de l'IEC.

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de stabilité indiquée sur le site web de l'IEC sous "<http://webstore.iec.ch>" dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite,
- supprimée,
- remplacée par une édition révisée, ou
- amendée.

IMPORTANT – Le logo "*colour inside*" qui se trouve sur la page de couverture de cette publication indique qu'elle contient des couleurs qui sont considérées comme utiles à une bonne compréhension de son contenu. Les utilisateurs devraient, par conséquent, imprimer cette publication en utilisant une imprimante couleur.

MODÈLES DE CIRCUITS INTÉGRÉS POUR LA CEM –

Partie 2: Modèles de circuits intégrés pour la simulation du comportement lors de perturbations électromagnétiques – Modélisation des émissions conduites (ICEM-CE)

1 Domaine d'application

La présente partie de l'IEC 62433 définit des macromodèles pour circuits intégrés destinés à simuler les émissions électromagnétiques conduites sur un circuit imprimé. Ce modèle est habituellement appelé "modèle des émissions de circuits intégrés – Emissions conduites" (ICEM-CE: *Integrated Circuit Emission Model – Conducted Emission*).

Le macromodèle ICEM-CE peut également être utilisé pour modéliser une puce de circuit intégré, un bloc fonctionnel et un bloc à propriété intellectuelle (IP).

Le macromodèle ICEM-CE peut être utilisé pour modéliser à la fois des circuits intégrés numériques et des circuits intégrés analogiques.

Les émissions conduites ont fondamentalement deux origines:

- les émissions conduites aux bornes d'alimentation et dans les structures de référence de masse;
- les émissions conduites aux bornes entrée/sortie (E/S).

Le macromodèle ICEM-CE traite ces deux types d'origines en une approche unique.

La présente norme définit les structures et les composants du macromodèle pour la simulation des perturbations électromagnétiques induites par les activités internes du circuit intégré.

La présente partie de l'IEC 62433 comporte deux parties principales:

- la première partie décrit les éléments électriques du macromodèle ICEM-CE avec les exigences spécifiques données à titre d'information.
- la deuxième partie présente un format d'échange de données universel appelé CEML basé sur le format XML. Ce format permet de coder le macromodèle ICEM-CE pour obtenir une forme générique plus simple à utiliser pour simuler les émissions conduites.

2 Références normatives

Les documents suivants cités dans le texte constituent, pour tout ou partie de leur contenu, des exigences du présent document. Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique (y compris les éventuels amendements).

IEC TS 62433-1:2011, *Modèles de circuits intégrés pour la CEM – Partie 1: Cadre de modèle général*

CISPR 17, *Méthodes de mesure des caractéristiques d'antiparasitage des éléments de réduction des perturbations radioélectriques et des filtres passifs*